PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-157119

(43) Date of publication of application: 30.05.2003

(51)Int.CI.

G05F 3/24

(21)Application number: 2001-357454

(71)Applicant: DENSO CORP

(22) Date of filing:

22.11.2001


(72)Inventor: YAMAMOTO SEI

(54) BAND-GAP REFERENCE VOLTAGE GENERATING CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a band-gap reference voltage generating circuit which can suppress variation and variance in output voltage even when the circuit is sealed with filler-containing resin.

SOLUTION: First and second band-gap reference voltage generation parts 1 and 2 are provided to generate constant voltages; and the output voltages of the 1st and 2nd band-gap reference voltage generation parts 1 and 2 are inputted to an OR circuit, which outputs the higher voltage. The output from the OR circuit 4 is the output voltage Vout of the band-gap reference voltage circuit.



I FGAL STATUS

[Date of request for examination]

15.12.2003

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3666448

[Date of registration]

15.04.2005

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-157119 (P2003-157119A)

(43)公開日 平成15年5月30日(2003.5.30)

(51) Int.Cl. v

識別記号

FΙ

テーマコート*(参考)

G05F 3/24

G05F 3/24

B 5H420

審査請求 未請求 請求項の数6 OL (全 10 頁)

(21)出願番号

(22)出顧日

特勵2001-357454(P2001-357454)

平成13年11月22日(2001.11.22)

(71)出願人 000004260

株式会社デンソー

爱知県刈谷市昭和町1丁目1番地

(72) 発明者 山水 聖

爱知県刈谷市昭和町1丁目1番地 株式会

社デンソー内

(74)代理人 100100022

弁理士 伊藤 洋二 (外2名)


Fターム(参考) 5H420 NA23 NA36 NB02 NC35 NE23

(54) 【発明の名称】 パンドギャップ基準電圧形成回路

(57)【要約】

【課題】 フィラー人りの樹脂にて封止しても、出力電圧の変動とばらつきを抑制できるパンドギャップ基準電圧回路を提供する。

【解決手段】 定電圧を発生させる第1、第2パンドギャップ基準電圧形成部1、2を設け、第1、第2パンドギャップ基準電圧形成部1、2の各出力電圧をOR回路部4に入力し、高い方の電圧がOR回路4から出力されるようにする。このOR回路4からの出力をパンドギャップ基準電圧回路の出力電圧Voutとする。



【特許請求の範囲】

【請求項1】 定電圧を出力するパンドギャップ基準電 圧回路であって、

前記定電圧を形成する第1パンドギャップ基準電圧形成 部(1)と、

前記定電圧を形成する第2パンドギャップ基準電圧形成 部(2)とを備え、

前記第1、第2パンドギャップ基準電圧形成部の出力電 圧のうち高い方の電圧を出力するととにより、前記定電 圧を出力するように構成されていることを特徴とするパ 10 ンドギャップ基準電圧回路。

【請求項2】 前記第1、第2バンドギャップ基準電圧 形成部の出力電圧のうち、高い方の電圧を出力する選択 部(4)が備えられていることを特徴とする請求項1に 記載のパンドギャップ基準電圧回路。

【請求項3】 前記第1バンドギャップ基準電圧形成部 は、電流密度の異なる電流が流される第1、第2のトラ ンジスタ(T11、T12)と、前記第1、第2のトラ ンジスタぞれぞれに流れる電流の変動に応じて電位が変 第1オペアンプ (5a、6a、7a、8a、9a) とを 有して構成され、前記第1オペアンプの出力に基づいて 前記第1、第2のトランジスタに流される電流が調整さ れるようになっており、

前記第2バンドギャップ基準電圧形成部は、電流密度の 異なる電流が流される第3、第4のトランジスタ(丁2 1、T22)と、前記第3、第4のトランジスタそれぞ れに流れる電流の変動に応じて電位が変動する第3、第 4電位点の電位が入力される第2オペアンブ(5b、6 b、7b、8b、9b)とを有して構成され、前記第2 オペアンプの出力に基づいて前記第3、第4のトランジ スタに流される電流が調整されるようになっていること を特徴とする請求項1に記載のバンドギャップ基準電圧 回路。

【請求項4】 前記第1バンドギャップ基準電圧形成部 は、電流密度の異なる電流が流される第1、第2のトラ ンジスタ (T31、T32) と、前記第1、第2のトラ ンジスタそれぞれに流れる電流の変動に応じて電位が変 助する第1、第2電位点(A'、B')の電位が入力さ れる第1オペアンプ(52a)と、前記第1、第2トラ レシスタに直列接続された第1の抵抗(R34)とを有 して構成され、前記第1オペアンプの出力に基づいて前 記第1、第2のトランジスタに流される電流が調整され るようになっており、

前記第2パンドギャップ基準電圧形成部は、電流密度の 異なる電流が流される第3、第4のトランジスタ(T4 1、T42)と、前記第3、第4のトランジスタそれぞ れに流れる電流の変動に応じて電位が変動する第3、第 4電位点の電位が入力される第2オペアンプ(52b) と、前記第3、第4トランジスタに直列接続された第2~50~【0004】一般的に、1Cチップに応力が加わると、

の抵抗(R44)とを有して構成され、前記第2オペア ンプの出力に基づいて前記第3. 第4のトランジスタに 流される電流が調整されるようになっていることを特徴 とする請求項1に記載のバンドギャップ基準電圧回路。

【請求項5】 前記定電圧を形成する第3 バンドギャッ ブ基準電圧形成部 (3 a) と、

温度に対する前記第3パンドギャップ基準電圧形成部の 出力電圧の変化の極大値が、前記第1、第2パンドギャ ップ基準電圧形成部の出力電圧の極大値からずれるよう にシフトさせる第1のレベルシフト回路部(3b)とを 備え、

前記第1~第3バンドギャップ基準電圧形成部の出力電 圧のうち最も高い電圧を出力することにより、前記定電 圧を出力するように構成されていることを特徴とする請 求項1乃至4のいずれか1つに記載のパンドギャップ基 準電圧回路。

【請求項6】 前配定電圧を形成する第4パンドギャッ プ基準電圧形成部と、

温度に対する前記第4パンドギャップ基準電圧形成部の 動する第1、第2電位点(A、B)の電位が人力される 20 出力電圧の変化の極大値が、前記第3パンドギャップ基 進電圧形成部の出力電圧の極大値と等しくなるようにシ フトさせる第2レベルシフト回路部とを備え、

> 前記第1~第4バンドギャップ基準電圧形成部の出力電 圧のうち最も高い電圧を出力することにより、前配定電 圧を出力するように構成されていることを特徴とする請 求項5に記載のパンドギャップ基準電圧回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、定電圧を出力でき るパンドギャップ基準電圧回路に関するもので、特に、 車両に搭載される半導体装置内に形成されるような高精 度のバンドギャップ基準電圧回路に適用して好適であ る。

[0002]

【従来の技術および発明が解決しようとする課題】従来 より、「C内部の基準電圧を形成する回路としてバンド ギャップ基準電圧回路が用いられている。このバンドギ ャップ基準電圧回路が形成されたICチップをフィラー 入りの樹脂にで封止した半導体装置を製造したととろ、

40 回路特性が変動して出力電圧が低下していることが確認 され、また、サンブル毎にその変動量にばらつきが生じ ていることが確認された。図8は、この結果を示したも のであり、樹脂をコーティングした初期にはあまり出力 電圧が変わらないが、樹脂が固化していくにつれ、加え られる応力の大きさに応じて出力電圧が変動していると とが分かる。

【0003】とのように出力電圧の変動、ばらつきが生 じると、高精度が要求される条件下においてパンドギャ ップ基準電圧回路を基準電圧として使用できなくなる。

きる。

10チップの電気特性が変動することが知られている。 バンドギャップ基準電圧回路の場合には、応力が加えら れると、回路中のトランジスタのVBE(ダイオードの VF)が小さくなり、出力電圧が低下する。

【0005】とのため、本発明者らは樹脂封止によって 何らかの応力が発生していると考え、様々な実験を行っ た。その結果、半導体装置の製造後に封止樹脂を除去し たらバンドギャップ基準電圧回路の出力電圧が樹脂封止 前に戻るとと、バンドギャップ基準電圧回路が1Cチッ プ上のどの位置にあっても出力電圧の変動やばらつきが 発生するとと等が確認された。これらの結果からも、封 止用の樹脂によりICチップの表面全域に何らかの応力 が加わえられていると推測できる。

【0006】また、樹脂に含まれるフィラーも応力の一 因になっていると考え、フィラーを除いた封止樹脂を用 いて、樹脂封止型半導体装置を作製した。その結果、従 来のフィラーを含む封止樹脂を用いた場合と比較して、 樹脂封止後の方がパンドギャップ基準電圧回路の出力電 圧の変動やばらつきが小さくなっていた。このことか ら、封止樹脂に含まれるフィラーが出力電圧の変動やば 20 らつきに関与していると考えられる。例えば、ICチッ プ表面に接触するフィラーに様々な応力が集中し、IC チップ表面にフィラーからの垂直方向の圧縮応力が加え られ、出力電圧が変励していると推測される。また、封 止樹脂に存在するフィラーの大きさが均一でないこと、 封止樹脂中では部位によってフィラーの存在する密度が 異なること、さらにはパンドギャップ基準電圧回路が占 める面積の広さによって接触するフィラーの数量が異な ること等により、加えられる応力がはらつき、出力電圧 のばらつきが大きくなっていると推測される。

【0007】とれらの検討によれば、封止樹脂に含まれ るフィラーを除くことで、出力電圧の変動やばらつきの 増大を抑制できると言えるが、フィラーを含有させない と封止樹脂の熱膨張係数が1Cチップやリードよりも大 きくなるため、使用温度範囲が広い分野では採用できな () ,

【0008】本発明は上記点に鑑みて、フィラー入りの 樹脂にて封止しても、出力電圧の変動とばらつきを抑制 できるバンドギャップ基準電圧回路を提供することを目 的とする。

[0009]

【課題を解決するための手段】上記目的を遂成するた め、請求項1に記載の発明では、定電圧を出力するパン ドギャップ基準電圧回路であって、定電圧を形成する第 1パンドギャップ基準電圧形成部(1)と、定電圧を形 成する第2パンドキャップ基準電圧形成部(2)とを備 え、第1、第2パンドギャップ基準電圧形成部の出力電 圧のうち高い方の電圧を出力することにより、定電圧を 出力するように構成されていることを特徴としている。 【0010】 このような構成によれば、第1、第2パン 50 され、第2オペアンプの出力に基づいて第3、第4のト

ドギャップ基準電圧形成部それぞれの出力電圧のうち高 い方の出力電圧が出力されることになる。このため、仮 に封止用の樹脂から応力を受け、第1、第2パンドギャ ップ基準電圧形成部のいずれか一方の出力電圧が低下し ても、応力の影響が少ない高い側の出力電圧がバンドギ ャップ基準電圧回路の出力電圧として出力される。従っ て、バンドギャップ基準電圧回路の出力電圧の変動、は らつきを小さくすることができる。これにより、パンド ギャップ基準電圧回路の出力電圧がほぼ一定の電圧とな り、フィラー入りの樹脂で封止しても出力電圧の変動、

とができる。 【0011】との場合、請求項2に示すように、第1、 第2パンドギャップ基準電圧形成部の出力電圧のうち、

高い方の電圧を出力する選択部(4)を備えることもで

ばらつきが少ないバンドギャップ基準電圧回路とすると

【0012】例えば、請求項3亿示すように、第1パン ドギャップ基準電圧形成部は、電流密度の異なる電流が 流される第1、第2のトランジスタ(T11、T12) と、第1、第2のトランジスタそれぞれに流れる電流の 変動に応じて電位が変動する第1、第2電位点(A、 B) の電位が入力される第1オペアンプ(5a、6a、 7a、8a、9a)とを有して構成され、第1オペアン プの出力に基づいて第1、第2のトランジスタに流され る電流が調整されるようになっており、第2バンドギャ ップ基準電圧形成部は、電流密度の異なる電流が流され る第3、第4のトランジスタ(T21、T22)と、第 3、第4のトランジスタぞれぞれに流れる電流の変動に 応じて電位が変動する第3、第4電位点の電位が入力さ 30 れる第2オペアンプ (5 b、6 b、7 b、8 b、9 b) とを有して構成され、第2オペアンプの出力に基づいて 第3、第4のトランジスタに流される電流が調整される ような回路構成を採用することができる。

【0013】また、請求項4に示すように、第1パンド

ギャップ基準電圧形成部は、電流密度の異なる電流が流

と、第1、第2のトランジスタそれぞれに流れる電流の

変動に応じて電位が変動する第1、第2電位点(A'、

される第1、第2のトランジスタ (T31、T32)

B)の電位が入力される第1オペアンプ(52a) 40 と、第1、第2トランジスタに直列接続された第1の抵 抗(R34)とを有して構成され、第1オペアンプの出 力に基づいて第1、第2のトランジスタに流される電流 が調整されるようになっており、第2パンドギャップ基 準電圧形成部は、電流密度の異なる電流が流される第 3、第4のトランジスタ(T41、T42)と、第3、 第4のトランシスタそれぞれに流れる電流の変動に応じ て電位か変動する第3、第4電位点の電位が入力される 第2オペアンプ(52b)と、第3、第4トランジスタ に直列接続された第2の抵抗(R44)とを有して構成 T11との接続点(第1電位点)Aがベース電圧として 人力されるトランジスタT13と、抵抗R12とトラン ジスタT11との接続点(第2電位点)Bがベース電圧 として入力されるトランジスタT14と、各トランジス タT13、T14のエミッタに接続された抵抗R14と を有して構成されている。

【0029】カレントミラー回路部7aは、差動対6aの取り出し口となるもので、互いのベースが接続されたトランジスタT15、T16とを有して構成され、各トランジスタT15、T16に同等の電流を流すようにな 10っている。

【0030】ゲイン形成部8aは、差動対6aに設けられたトランジスタT14への電流供給を行なうトランジスタT17と、トランジスタT14に直接接続された抵抗R15と、トランジスタT17の電流供給の変動を増幅することによってゲインを稼ぐトランジスタT18とを有して構成されている。

【0031】また、エミッタホロワ回路部9aは、トランジスタT19と、トランジスタT19のベースーコレクタ間に接続された抵抗R16とにより構成されている。

【0032】 これら、差動対6 a、カレントミラー回路部7 a、ゲイン形成部8 a およびエミッタホロリ回路部9 a により、オペアンプ (第1オペアンブ) が構成されている。なお、コンデンサC] は、これらによって構成されるオペアンプの位相補償のために設けられており、発振を防止する。

【0033】このように構成された第1パンドギャップ 基準電圧形成部1は、抵抗R11、R12それぞれに接 続されたトランジスタT11およびトランジスタT12 30 に電流密度の異なる電流を流すことにより、以下のよう な助作を行なう。

【0034】トランジスタT11とトランジスタT12とは互いのベースが接続された状態になっている。このため、トランジスタT11のコレクタ電流を1c1、ベースーエミッタ電圧をVBE11、トランジスタT12のコレクタ電流を1c2、ベースーエミッタ電圧をVBE12とすると、抵抗R13に流れる1c2は各ベースーエミッタ電圧VBE11、VBE12の差電圧に応じた電流値となる。すなわち、次式のように表される。【0035】

【数1】

1、T12の特性変化に起因して各ペースーエミッタ電 圧VBE11、VBE12が変化すると、それに伴って 抵抗23に流れるコレクタ電流1c2が変化し、接続点 A、Bの電位の関係が変化する。そして、とれら各接続 点A、Bの電位が差勵対6aを構成する2つのトランジスタT13、T14のペース電圧としてフィードバック される。

【0036】CCで、各トランジスタT13、T14のコレクタ電流をI1、12、これら各トランジスタT13、T14のホークタに接続された抵抗R14に流れる電流を!とすると、両トランジスタT13、T14それぞれに接続されている取り出し用のトランジスタT15、T16がカレントミラー接続されており、各トランジスタT15、T16のコレクタ電流 I3、I4が等しくなることから、電流I1、I2は基本的にはI/2となる。

【0037】しかしながら、上述したように接続点A、Bの電位の関係が変化すると、トランジスタT13、T14に流れるコレクタ電流I1、I2の値が変動する。
20 このため、例えば、トランジスタT14に流れる電流I2がI/2より大きくなろうとすると、カレントミラー接続された各トランジスタT15、T16のコレクタ電流I3、I4が等しい値しか取れないため、不足電流分がトランジスタT17のベース電流で補われる。すると、トランジスタT17のコレクタ電流I5、言い換えれば抵抗R15に流れる電流の値が大きくなり、これに伴ってトランジスタT18のコレクタ電流I6の値も大きくなる。

【0038】そして、コレクタ電流 I 6は、抵抗 R 16 に流れる電流 I 7に相当することから、コレクタ電流 I 6の増加、すなわち電流 I 7の増加によってトランジス タT 19のペース電位およびエミッタ電位が低下する。 これにより、接続点 A、Bの電位が調整され、出力電圧 Voutが帰還されて定電位となろうとする。

【0039】一方、第2バンドギャップ基準電圧形成部2は、調整部5b、差動対6b、カレントミラー回路部7b、ゲイン形成部8bおよびエミッタホロワ回路部9bを有して構成されている。これら各部5b、6b、7b、8b、9bの構成は、第レバンドギャップ基準電圧形成部1に備えられた各部5a、6a、7a、8a、9aと同じ構成となっており、それぞれが同様の役割を果たす。具体的には、抵抗R21~R26がそれぞれを抵抗R11~R16に相応し、トランジスタT21~T29がトランジスタT21~T19に相応する。なお、本実施形態では、トランジスタT21、T22が本発明でいう第3、第4トランジスタに相当する。また、抵抗R21とトランスタT21との接続点が第3、第4電位点に相当する。【004015のような同路機はによりは、第1、第2004015のような同路機はによりは、第1、第2004015のような同路機はによります。

パンドギャップ基準電圧形成部1、2それぞれの出力電 圧のうち高い方がパンドギャップ基準電圧回路の出力電 圧Voultとして出力される。このような回路構成によ り、上述したような効果を得ることができる。

【0041】(第2実施形態)上記第1実施形態では、 図1に示すバンドギャップ基準電圧回路の一例として図 2の回路構成を示したが、図3に示すような回路構成と することも可能である。

【0042】図3に示すように、本実施形態では、第1 バンドギャップ基準電圧形成部1が調整部51 a および 10 オペアンプ(第1オペアンプ)52aにて構成されてお り、第2バンドギャップ基準電圧形成部2も調整部51 **りとオペアンプ(第2オペアンプ)52bとを有して構** 成されている。

【0043】調整部51aは、抵抗R31、R32及び トランジスタT31と抵抗R33及びトランジスタT3 2とが並列接続され、各トランジスタT31、T32の エミッタに抵抗R34が接続されて構成されている。抵 抗R31と抵抗R33は等しい抵抗値とされている。ま 成されている面積が異なるものとされ、トランジスタ下 31がトランジスタT32よりも大面積とされている。 そして、抵抗R31及びトランジスタT31の接続点 (第1電位点) A' と抵抗R33及びトランジスタT3 2の接続点(第2電位点)B'の電位がオペアンプ52 aに入力され、オペアンプ52aの出力がトランジスタ T31、T32のベース電圧とされるように構成されて いる。

【0044】このような構成では、抵抗R31、R33 それぞれに接続されたトランジスタT31およびトラン 30 ジスタT32に電流密度の異なる電流を流すことによ り、以下のような助作を行なう。

【0045】抵抗R31及びトランジスタT31に流れ る電流を I 3 1 とし、抵抗 R 3 3 及びトランジスタ T 3 2に流れる電流を132とすると、抵抗R31、R33 の抵抗値を等しくしていることから、電流131、13 2が等しくなる。とのとき、トランジスタT31、T3 2の形成面積が上記関係とされ、トランジスタT32の ベースーエミッタ電圧VBE32がトランジスタT31 のベースーエミッタ電圧VBE31よりも小さくなるこ 40 とから、電流131、132が等しくされてもトランジ スタT31、T32に異なる電流密度の電流が流れると とになる。

【0046】そして、各接続点A′、B′の電位がオペ アンプ52aにフィードバックされると、オペアンプ5 2aの出力にて各トランジスタT31、T32へのベー ス電圧が調整される。例えば、電流131、132のい ずれかの値が増加しようとすると、その増加分がオペア ンプ52aにて下げられるように作動する。

【0047】一方、調整部51bも調整部51aと同様 50 出力電圧の極大値が位置するように設定する。

の構成となっており、同様に作動する。具体的には、抵 抗R41~R44が抵抗R31~33、トランジスタT 41、T42がトランジスタT31、T32と同様の役 割を果たす。また、オペアンプ52bもオペアンプ52 aと同様の構成となっており、同様に作動する。

【0048】このような回路構成を採用しても、第1実 施形態と同様の効果を得ることができる。

【0049】なお、本実施形態では、トランジスタT3 1、 T32、 T41、 T42 それぞれが本発明でいう第 1~第4のトランジスタに相当する。また、抵抗R3 4、R44が本発明でいう第1、第2の抵抗に相当す る。また、抵抗R41とトランジスタT41との接続点 および抵抗R42とトランジスタT42との接続点が第 3、第4電位点に相当する。

【0050】 (第3実施形態) パンドギャップ基準電圧 回路は、温度変化が生じても定電圧を出力できるように するのが好ましい。しかしながら、バンドギャップ基準 電圧回路に備えられるトランジスタ等が温度特性を有し ていることから、実際にはバンドギャップ基準電圧回路 た、トランジスタT31、T32は、半導体基板上に形 20 は、温度に対する2次係数を持ったものとなっている。 このバンドギャップ基準電圧回路の温度に対する出力電 圧特性は図4のように表され、温度変化に対して上に凸 の特性を示す。高精度電源などの基準電圧としてバンド ギャップ基準電圧回路を用いる場合、上述のような2次 係数が問題となり、より温度に対する出力電圧の変化が 少ないパンドギャップ基準電圧回路が要求されることに

> 【0051】そこで、本実施形態では、応力に超因する 出力電圧の変動だけでなく、温度に起因する出力電圧の 変助も防止する。

> 【0052】図5に、本実施形態におけるバンドギャッ ブ基準電圧回路のブロック構成を示す。との図に示され るように、本実施形態では、第1実施形態に対して第3 バンドギャップ基準電圧形成部3 a およびレベルシフト 回路部(第1のレベルシフト回路部)3bを備えている ととが異なる。

> 【0053】第3パンドギャップ基準電圧形成部3a は、基本的には第1,第2パンドギャップ基準電圧形成 部1、2と同様の構成となっており、所定の定電圧を出 力電圧として発生させる回路を構成している。レベルシ フト回路部3bは、第3バンドギャップ基準電圧形成部 3 a の出力電圧の温度特性をシフトさせるものである。 とのレベルシフト回路部3 bにより、第3 パンドギャッ ブ基準電圧形成部3 a の出力電圧が極大値をとる時の温 度が、第1、第2パンドギャップ基準電圧形成部1、2 の出力電圧が極大値をとる時の温度からシフトされる。 例えば、低温~室温領域に第1、第2パンドギャップ基 準電圧形成部1、2の出力電圧の極大値が位置し、室温 ~高温領域に第3バンドギャップ基準電圧形成部3aの

【0054】そして、第1~第3バンドギャッブ基準電 圧形成部1、2、3 a の各出力電圧がOR回路部4に入 力され、OR回路部4からバンドギャップ基準電圧回路 の出力電圧Voutが出力されるようになっている。

【0055】とのような回路構成によれば、第1~第3 バンドギャップ基準電圧形成部1、2、3aの出力電圧 のうち高いもの出力電圧がOR回路部4から出力される ととになる。とのため、例えば、低温~室温領域では第 1、第2バンドギャップ基準電圧形成部1、2いずれか の出力電圧、室温~高温領域では第3パンドギャップ基 準電圧形成部3 a の出力電圧がバンドギャップ基準電圧 回路の出力電圧Voutとして出力される。

【0056】従って、低温~室温および室温~高温の範 囲において、第1~第3バンドギャップ基準電圧形成部 1、2、3 aの出力電圧が合成されて出力電圧Vout が形成されることになり、出力電圧Voulの変動を小 さくすることができる。これにより、広い温度範囲にお いて出力電圧Voutがほぼ一定の電圧となり、温度に 対する出力電圧の変化が少ないパンドギャップ基準電圧 回路とすることができる。

【0057】図6に、本実施形態におけるパンドギャッ プ基準電圧回路の具体的な構成例を示す。図6に示すバ ンドギャップ基準電圧回路のうち、紙面右側が第1パン ドギャップ基準電圧形成部1であり、紙面左側が第3バ ンドギャップ基準電圧形成部3 a およびレベルシフト回 路部3 b である。なお、とこでは、図を簡略化するた め、第2バンドギャップ基準電圧形成部2を示していな いが、実際には第1パンドギャップ基準電圧形成部しと 第3バンドギャップ基準電圧形成部3aに存在する。

【0058】第3バンドギャップ基準電圧形成部3a は、調整部5c、差動対6c、カレントミラー回路部7 c. ゲイン形成部8cおよびエミッタホロワ回路部9c を有して構成されている。このうち、調整部5c、差動 対6 c、カレントミラー回路部7 c、ゲイン形成部8 c およびエミッタホロワ回路部9cにてオペアンプ(第3 オペアンプ)が構成されている。そして、この第3パン ドギャップ基準電圧形成部3ak、レベルシフト回路部 3 b に相当する抵抗R 6 0 が接続されている。

【0059】調整部5c、差動対6c、カレントミラー 回路部7 c. ゲイン形成部8 c およびエミッタホロワ回 40 を得ることが可能である。 路部9cの構成は第1、第2バンドギャップ基準電圧形 成部1、2と同様であり、それぞれが同様の役割を果た す。具体的には、抵抗R61~R66かそれぞれ抵抗R 11~R16、R21~R26に相応し、トランジスタ T61~T69がトランジスタT11~T19、T21 ~T29に相応し、コンデンサC3がコンデンサC1、 C2に相応する。

【0060】また、レベルシフト回路部3bに相当する 抵抗R60は、並列接続された抵抗R61及びトランジ

れに直接接続されている。この抵抗R60により、第3 バンドギャップ基準電圧形成部3 a の温度に対する出力 電圧特性の関係が第1、第2パンドギャップ基準電圧形 成部1、2のそれと異なったものとなるようにされる。 【0061】このような構成により、広い温度範囲にお いて出力電圧Voutがほぼ一定の電圧となり、温度に 対する出力電圧の変化が少ないバンドギャップ基準電圧 回路とするととができる。

【0062】シミュレーションにより、第1~第3バン ドギャップ基準電圧形成部1、2、3 a の温度に対する 出力電圧特性を調べたところ、図7(a)のような結果 が得られた。との図は、図7(b)に示されるように、 第1~第3バンドギャップ基準電圧形成部1、2、3 a それぞれでの出力電圧を求め、これらを合成したもので ある。このシミュレーション結果からも、第1~第3パ ンドギャップ基準電圧形成部1、2、3 a の各出力電圧 が極大値を採る時の温度が異なっていることが確認でき

【0063】そして、第1~第3パンドギャップ電圧形 20 成部1、2、3 aの各出力電圧のうち高い方が出力電圧 Voutとなることから、第1~第3パンドギャップ電 圧形成部1、2、3 a の各出力電圧の極大値となる温度 がずれると、図7(a)で表されるように、低温~高温 の範囲内において出力電圧Voutの変動が小さくなる ことが分かる。

【0064】(他の実施形態)上配第1~第3実施形態 では、バンドギャップ基準電圧回路の例として、図2、 図3、図6に示す回路構成を示したが、一般的に知られ ている他の構成を採用しても構わない。

【0085】また、第2実施形態では、電流131、1 32を同等の電流にするために、抵抗R31、R33を 等しい抵抗値としたが、カレントミラー回路を用いると とにより、それを実現しても良い。

【0066】また、上記第3実施形態において、第3パ ンドギャップ基準電圧部3 a およびレベルシフト回路部 3 b と同様の構成の第4バンドギャップ基準電圧回路部 および第2レベルシフト回路部をもう1組設けるように すれば、これらのバンドギャップ基準電圧部の出力電圧 か応力に起因して変動しても第1実施形態に示した効果

【0067】さらに、第3実施形態のように温度変化に 対して出力電圧の変動を抑える場合についても、第2実 施形態に示したバンドギャップ基準電圧回路を採用する ことが可能である。この場合、例えば、図3における第 1パンドギャップ基準電圧形成部1と同等の構成を有す る第3バンドギャップ基準電圧形成部を備え、抵抗R3 4に相当する抵抗の抵抗値を調整することで、第3バン ドギャップ基準電圧形成部の出力電圧の極大値となる温 度を第1、第2バンドギャップ基準電圧形成部1、2の スタT61と抵抗R62及びトランジスタT62それぞ 50 それからシフトさせることが可能である。

(8)

【0068】なお、以上の説明では、第1、第2バンドギャップ基準電圧形成部1、2の2つを設ける場合について説明したが、2つに限る必要はなく、より多く同様の構成のものを備えるようにすれば、より高精度のバンドギャップ基準電圧回路とすることができる。勿論、第3パンドギャップ基準電圧部3aおよびレベルシフト回路部3bと同等のものを2つ以上とすることも可能である。

13

【図面の簡単な説明】

【図1】本発明の第1実施形態におけるバンドギャップ 10 基準電圧回路のブロック構成を示す図である。

【図2】図1に示すバンドギャップ基準電圧回路の具体 的な回路構成の一例を示した図である。

【図3】第2実施形態におけるパンドギャップ基準電圧 回路を示した図である。

【図4】従来のバンドギャップ基準電圧回路における温*

* 度と出力電圧Vou t との関係を示した図である。

【図5】本発明の第3実施形態におけるバンドギャップ 基準回路のブロック構成を示す図である。


【図6】図5に示すバンドギャップ基準電圧回路の具体的な回路構成の一例を示した図である。

【図7】図6に示すパンドギャップ基準電圧回路を用いた場合における温度と出力電圧Voutとの関係を示した図である。


【図8】温度に対する応力の変化量を示した図である。 【符号の説明】


1、2、3 a…第1、第2パンドギャップ基準電圧形成部、3 b…レベルシフト部、4…OR回路部、5 a~5 c…調整部、6 a~6 c…差動対、7 a~7 c…カレントミラ…回路部、8 a~8 c…ゲイン形成部、9 a~9 c…エミッタホロワ回路部。


【図1】




[图2]
















(図6)



[图7]

(à)



40 漢底(℃) 80

100

120

-40

-20